TSMC, 1.4나노 스펙 공개…“풀노드 전환, 공정 재사용 안해”

2028년 하반기 고객사 인도 예상
2세대 GAA, 나노플렉스 프로 적용
SPR 기술, 초도 물량엔 적용 안해

TSMC는 1.4nm( 나노 미터)급 반도체 공정기술인 ‘A14’에 대한 세부 사양을 24일 ‘2025 북미 테크 콘퍼런스’에서 발표했다.

TSMC는 1.4nm(나노미터)급 반도체 공정기술인 ‘A14’에 대한 세부 사양을 24일 ‘2025 북미 테크 콘퍼런스’에서 발표했다.

TSMC는 1.4nm 공정 기반 칩을 오는 2028년부터 양산한다고 거듭 강조했다.

이번 콘퍼런스에서는 A14에 대한 스펙이 새롭게 공개됐다.

A14는 종전 공정을 업데이트 하지 않은, 완전 새로 구축하는 ‘신노드’다.

특히 △전류를 흘려주는 채널을 트랜지스터가 사방에서 감싸며 제어하는 방식인 ‘2세대 게이트 올어라운드(GAA) 나노시트 트랜지스터’, △트랜지스터 배치를 훨씬 더 유연하게 해주는 ‘나노플렉스 프로(NanoFlex Pro)’ 기술을 적용한다.

다만 초기 양산 물량에는 뒷면에서 전력을 공급하는 기술인 백사이드 전력공급(SPR) 기술이 적용되지는 않는다.

TSMC의 케빈 장 글로벌 영업·사업개발 수석부사장 겸 최고운영책임자 대행은 “A14는 완전한 노드 전환의 차세대 첨단 실리콘 기술”이라며 “속도는 최대 15% 향상되고 전력소모는 30% 감소하며, 로직 밀도는 최소 1.2배에서 최대 1.23배 증가한다”고 말했다.

A14 공정은 현재 N2 공정 대비 성능, 전력 효율, 트랜지스터 밀도에서 큰 개선을 이룰 것이라고 강조했다.

세부적으로 △동일한 전력과 복잡도 기준에서 성능은 10%~15% 향상되고, △동일한 주파수와 트랜지스터 수 기준에서는 전력소모가 25%~30% 줄어들고, △전체 칩 밀도 기준으로는 1.2배에서 1.23배까지 증가한다.

나노플렉스 프로는 설계 기술 최적화(DTCO) 일환으로, 트랜지스터 구성을 유연하게 조절해 특정 애플리케이션에 맞춘 최적의 전력·성능·면적(PPA)을 구현할 수 있도록 한다는 방침이다.

TSMC는 A14 공정 기반 칩의 양산 시기를 정확히 밝히진 않았지만, A16과 N2P가 2026년 하반기 양산을 시작하는 점을 고려할 때, A14는 예정대로 2028년 상반기 양산을 목표로 하는 것이 확실하다.

시장에 나오는 시점은 2028년 예상이다.

TSMC는 A14P, A14X, A14C 등 다양한 버전의 파생 공정 기술도 순차적으로 출시할 계획이다.

A14P는 백사이드 전력공급을 포함한 고성능 버전이며, A14X는 성능 최적화형, A14C는 비용 절감형 모델로 각각 특화될 예정이다.